搜索结果: 1-13 共查到“知识库 计算机处理器技术 芯片”相关记录13条 . 查询时间(0.234 秒)
MP3解码芯片组及其应用
MP3解码芯片组 特性 结构
2009/8/4
介绍了MICRONAS INTERMENTALL公司出品的MP3解码芯片组MAS3507D和DAC3550A的特性、内部结构及其具体应用。
两类DSP芯片的引导过程分析
TMS320C40 TMS320VC5402 系统引导
2009/8/4
详细分析了TI公司TMS320C40和TMS320VC5402两类DSP芯片的系统引导特点。在了解机理的基础上,叙述了工程设计中创建系统引导表的具体步骤,给出了创建步骤中所需的链接文件范例,并进行了说明。
威航发表最小体积GPS单芯片授时模块
最小体积 GPS单芯片 授时模块
2009/8/4
威航科技(SkyTraq Technology)推出最小体积的Venus634LPx-T GPS单芯片授时模块。Venus634LPx-T时间精密度达30奈秒(1-sigma)、采T-RAIM侦错排除错误量测值，并具自动准确测定静态位置与单卫星高精密度授时等特色。 10mm x 10mm x 1.1mm的小体积使Venus634LPx-T适用于CDMA、UMTS、TS-CDMA等行动通讯网路同步...
微处理器的低功耗芯片设计技术
微处理器 低功耗 芯片设计
2009/8/4
随着半导体工艺的飞速发展和芯片工作频率的提高，芯片的功耗迅速增加，而功耗增加又将导致芯片发热量的增大和可靠性的下降。因此，功耗已经成为深亚微米集成电路设计中的一个重要考虑因素。为了使产品更具竞争力，工业界对芯片设计的要求已从单纯追求高性能、小面积转为对性能、面积、功耗的综合要求。而微处理器作为数字系统的核心部件，其低功耗设计对降低整个系统的功耗具有重要的意义。 2000年年初，Transmet...
一款音频CODEC芯片的设计与实现
音频CODEC 抽取滤波器 多级实现
2009/8/4
设计了一种可用于语音信号处理的CODEC芯片，讨论了滤波器组的多级实现。设计中充分利用顺序执行、左右声道共享电路、时分复用等思想优化了电路面积。该芯片设计采用Silterra18标准CMOS工艺流片成功，通过测试完全达到了设计要求。
意法半导体（纽约证券交易所：STM）推出音频放大器与模拟开关二合一芯片TS4961T，通过在单一封装内整合一个隔离度–80dB的模拟开关和一个1.6W的D类功率放大器，新产品可以简化手机和便携媒体播放器的电路板设计，节省空间。设计人员可以用这款芯片替代两个分立器件，在一个3 x 3mm QFN16的板位内实现开关和放大两项功能。
面向系统芯片测试的微处理器结构设计
测试 微处理器 结构
2009/7/14
采用内嵌微处理器作为测试控制器来测试系统芯片可以提高测试精度和速度，降低测试成本。提出在微处理器结构上做改进，设计了测试数据接口和测试数据解压单元，可以对SOC测试起支持作用。实验结果表明所增加的硬件在电路面积上可接受，对电路性能没有影响，而且对微处理器的正常功能没有任何影响。
统计预测时钟恢复技术及其系列SDH专用芯片与系统
时钟恢复 专用芯片 漂移抑制 数字通信传输
2008/12/16
本项目属数字通信传输技术。应用于光纤、微波、卫星通信数字复接传输系统。 时钟恢复技术是数字复接技术理论和实践研究的核心问题，特别是对于SDH(同步数字系列)复接系统尤其重要。SDH是新的数字复接国际标准，是现代高速电信网、高速因特网的重要传输体制。SDH由于采用指针调整来实现网络互联和高速复接，因而引入很大幅度的抖动和漂移损伤，如果没有一种性能非常优良的时钟恢复技术来有效抑制这种指针调整抖动和漂移...
32位ARM核微处理器芯片PUC3030A及其应用
ARM7TDMI SOC RISC CPU
2008/12/4
介绍了32位ARM核微处理器芯片PUC3030A的结构和特点,分析了其具有竞争力的优异性能,列举了一些可能的应用领域。在某些应用领域,采用PUC3030A方案,系统成本远低于采用8051加扩展芯片的方案。
北大众志-863CPU系统芯片及网络计算机
北大众志-863 CPU系统 芯片 网络计算机
2008/11/28
北大众志-863CPU系统芯片是在“十五”863计划集成电路设计专项的重点支持下，由北京北大众志微系统科技有限公司和北京大学微处理器研究开发中心面向电子政务、企业信息化、教育信息化等高速、高可靠网络环境市场的NetPC、NC（网络计算机）应用，在自主开发的32位定点微处理器Unicore32和64位浮点协处理器Unicore-F64基础上，研制的实用化CPU系统芯片（SOC）。
并发多线程可重构全程通用网络处理器芯片设计
网络处理器 路由 芯片 存储管理
2008/8/26
该课题设计了网络处理器FPGA原型系统，设计了一种用于网络处理器的数据包接收接口部件，提出了相应的存储管理方法，提出了一种基于MIPS指令集的处理器的多线程实现方法，提出了一种使用分段压缩表实现最长前缀地址路由查找的方法，提出了网络处理器中维护IP分组出入顺序的一种方法，提出了一种用于网络处理器的差额权重调度算法，并提出了一种基于子元组划分的快速两维包分类算法。该课题在网络处理器的多线程实现、存储...
高速高位嵌入式数字信号处理器（DSP）芯片设计
数字信号处理器 嵌入式DSP芯片 高速高位DSP芯片
2008/8/26
该项目完成自主知识产权的高速高位嵌入式DSP芯片的设计，集成DSP内核、实施操作系统、系统开发工具、实施在线调试工具等结构，搭建该芯片完整的SOC开放平台。该芯片采用0.18微米工艺，每秒运行3亿次指令的高端处理能力，时针300MHz。低功耗时钟频率130MHz，低功耗指标0.25毫瓦每MIPS32位乘法器能够在一个指令周期完成。可同时实现信号处理和微控制功能，做到一芯二用，可广泛应用于国防、科研...