搜索结果: 1-15 共查到“工学 SRAM”相关记录27条 . 查询时间(0.156 秒)
中国科学院微电子所在SRAM存内计算领域取得新进展（图）
电子 人工智能 识别
2025/1/14
人工智能在图像识别、音频处理、自然语言处理、大模型等领域应用极为广泛。新兴智能应用对AI芯片的算力和能效提出了更高的要求。存内计算技术通过将存储与计算深度融合，能大幅度降低冗余的数据搬运，有效提升AI芯片能效。在各种存储介质中，SRAM具有工作电压低、读写速度快、读写功耗低，工艺兼容性好等显著优势，2024年来，基于SRAM的存内计算芯片在能效、算力等方面相比于传统架构取得了质的飞跃。不同应用场景...
中国科学院微电子所在高吞吐率SRAM存内计算处理器芯片领域取得进展（图）
计算 电路 电子
2024/8/11
目前，ChatGPT等大型AI算法的出现对计算设备性能提出了更高要求。存内计算（CIM）有效缓解了传统冯诺依曼架构中的内存墙问题。尽管无法完全解决存储墙问题，但CIM架构通过定制化设计方法将存储单元和计算电路结合在一起，本质上提高了操作数的传输带宽，大大降低了这部分数据的传输代价。近年来，许多具有高计算能效的数字CIM架构处理器的工作被提出。这些工作通过定制化设计数据路径控制微架构和稀疏优化微架构...
本发明公开了一种基于三维叠层封装SRAM器件的在轨单粒子翻转甄别系统，该系统由三维叠层封装SRAM器件，电源模块，单粒子翻转数据分析模块组成，三维叠层封装SRAM器件与单粒子翻转数据分析模块连接，电源模块与三维叠层封装SRAM器件连接，所述三维叠层封装SRAM器件为3层‑10层，三维封装SRAM器件中各层之间需对齐，电源模块对三维叠层封装SRAM器件的各层分别供电，单粒子翻转数据分析模...
中国科学院微电子研究所专利：一种异步SRAM的I/O接口电路
2022年7月27日12时12分，中国科学院首发火箭“力箭一号”在酒泉卫星发射中心成功发射，将空间新技术试验卫星、电磁组装试验双星等六颗卫星成功送入预定轨道，发射任务圆满成功。中国科学院微电子研究所设备中心蔡建团队研制的“激光微推进系统”随电磁组装试验双星一同发射入轨；一室韩郑生团队研制的“抗辐射KW65609ES型静态随机存储器（SRAM存储器）”搭载于“空间元器件辐射效应在轨试验平台”随空间新...
利用中国原子能科学研究院100 MeV质子回旋加速器开展了一系列不同特征尺寸双数据速率（DDR）静态随机存储器（SRAM）单粒子效应实验研究。获得了不同能量、不同入射角度下3款SRAM的单粒子翻转（SEU）截面曲线。分析了入射质子能量及角度对不同特征尺寸SRAM的SEU饱和截面的影响和效应规律，并利用蒙特卡罗方法对65 nm SRAM SEU特性进行了模拟。研究结果表明：随特征尺寸的减小，SEU饱...
近日，电子信息工程学院陈军宁教授课题组在静态随机存取存储器（SRAM）研究方面取得重要进展，论文《A Pipeline Replica Bitline Technique for Suppressing Timing Variation of SRAM Sense Amplifiers in a 28-nm CMOS Process》在期刊《IEEE JOURNAL OF SOLID-STATE ...
SRAM型FPGA瞬时电离辐射功能错误实验研究
瞬时电离辐射 功能错误 敏感配置位
2013/4/26
定性分析了SRAM型FPGA瞬时电离辐射功能错误，认为功能错误阈值与敏感配置位数无关。设计了两种敏感配置位数相差悬殊的由查找表和D触发器构成的移位寄存器链，在“强光一号”加速器上开展了FPGA瞬时电离辐射效应实验研究，对比了各功能输出在不同剂量率下的功能错误情况，结果未发现敏感配置位数对功能错误阈值有任何影响，验证了定性分析结论。
为有效提高嵌入式静态随机访问存储器（Static Random Access Memory, SRAM）的可靠性，进而确保整个航天电子系统的可靠运行，通过对嵌入式SRAM故障分布特点的分析，给出了一种改进的存储器架构。采用列块修复与行单元修复相配合的方法，并在此基础上提出了二维冗余模块存在故障的内建冗余分析( Built\|In Redundancy Analysis, BIRA)策略。该策略高效...
瑞萨电子开发出40nm高密度新型SRAM电路技术
瑞萨电子 SRAM电路 技术
2011/10/31
瑞萨电子开发出了一种新型SRAM电路技术，可克服因微细化而增加的CMOS元件特性不均现象，还能在维持速度的同时，以更小的面积实现合适的工作裕度。以上内容是在半导体电路技术相关国际会议“2010 Symposium on VLSI Circuits”上发布的（论文序号：10.2）。作为40nm工艺的产品，该公司试制出了bit密度达到业界最高水平的SRAM，并确认了其工作性能。主要用于实现40nm工艺...
东芝发布40nm工艺SoC用低电压SRAM技术
东芝 工艺 低电压 SRAM技术
2011/10/31
东芝在“2010 Symposium on VLSI Technology”（2010年6月15～17日，美国夏威夷州檀香山）上，发布了采用09年开始量产的40nm工艺SoC的低电压SRAM技术。该技术为主要用于便携产品及消费类产品的低功耗工艺技术。通过控制晶体管阈值电压的经时变化，可抑制SRAM的最小驱动电压上升。东芝此次证实，单元面积仅为0.24μm2的32Mbit SRAM的驱动电压可在确保...