搜索结果: 46-60 共查到“知识库 计算机元器件”相关记录112条 . 查询时间(2.223 秒)
嵌入式通用图形加速芯片的研究与设计
嵌入式微处理器 图形加速芯片 现场可编程门阵列
2009/7/13
研究并设计实现了一种嵌入式通用图形加速芯片。该芯片将图形图像的显示功能完全用硬件逻辑电路实现，把嵌入式微处理器从繁重的图形图像显示处理任务中解放出来，不但提高了图形图像的处理速度，而且改善了系统响应速度和实时性。另外，芯片具有通用的数据、地址和控制总线，能与各种不同的嵌入式微处理器通信，并能作为微处理器寻址空间的一部分而被直接访问，因而具有很强的通用性。详细分析了该图形加速芯片的总体结构设计和各模...
深亚微米SoC芯片的可测试性设计
可测性设计 测试 测试访问
2009/7/10
深亚微米工艺使SoC芯片集成越来越复杂的功能，测试开发的难度也不断提高。由各种电路结构以及设计风格组成的异构系统使测试复杂度大大提高，增加了测试时间以及测试成本。描述了一款通讯基带SoC芯片的DFT实现，这款混合信号基带芯片包含模拟和数字子系统，IP核以及片上嵌入式存储器，为了满足测试需求，通过片上测试控制单元，控制SoC各种测试模式，支持传统的扫描测试以及专门针对深亚微米工艺的，操作在不同时钟频...
支持AltiVec技术的可分裂式加法器研究与设计
加法器 可分裂 先行进位
2009/7/6
AltiVec技术是PowerPC体系结构处理器采用的多媒体向量处理技术。研究和设计了支持该技术的128位可分裂式加法器。该加法器可分裂实现16个字节、8个半字、4个字的并行加法操作。从时序、面积以及验证的复杂度等方面对三种设计方法进行了分析比较。
一类非线性不确定系统的自适应积分滑模控制
自适应控制 积分滑模 不确定系统
2009/6/30
针对一类具有不确定参数的复杂非线性系统，提出了一种自适应积分滑模控制方法。控制器的设计分两步进行：首先，基于被控对象模型构造一个简化子系统，设计出该子系统的一个全局渐近稳定控制律；然后构造一个积分滑模面，设计自适应积分滑模补偿器以处理系统中含有不确定参数的部分，保证了滑模面的可达性和原系统的闭环稳定性。补偿后，系统的完整自适应控制律由简化子系统的控制律加补偿控制器两部分组成。所提设计方法简单，便于...
一种PID参数整定的粒子群优化算法
粒子群算法 多目标优化 参数整定
2009/6/30
提出了一种PID控制器参数整定的粒子群优化算法。该方法首先通过定义一个包含系统超调量、上升时间和稳态误差指标项的适应度函数,并根据系统的实际控制要求对各指标项适当加权。之后由带收缩因子的粒子群算法对PID进行多目标寻优,从而实现PID控制器的自动参数整定。仿真结果表明,该方法优化得到PID控制器的综合性能优于常规方法得到的PID控制器。
一种高性能DSP专用地址产生器的设计
地址产生器 寻址方式 数字信号处理器
2009/6/30
DSP处理器面向数字信号处理领域,具有高度的实时性要求。论文设计了一种能够满足DSP处理器特殊寻址方式的地址产生单元,同时支持并行指令的执行,实现了算术运算与地址运算的并行处理,有效地提高了数字信号的处理速度。
一种高性能子字并行乘法器的设计与实现
子字并行 乘法器 多媒体
2009/6/30
提出了一种支持子字并行的乘法器体系结构，并完成了其VLSI设计与实现。该乘法器在16 bit阵列子字并行结构的基础上，扩展了有符号与无符号之间的混合操作，采用多周期合并技术，实现了32 bit宽度的子字并行，并支持子字模式的乘累加，同时采用流水线设计技术，能够在单周期内完成4个8×8、2个16×16或1个32×16的有符号/无符号乘法操作。0.18 μm的标准单元库的实现表明该乘法器既能减小面积又...
高速误差扩散调频挂网芯片的设计与实现
调频挂网 高速 查找表
2009/6/17
在半色调处理的数字调频挂网处理方法中，误差扩散是一种效果非常好的算法，但是需要大量计算与存储器操作，处理速度是它广泛应用的主要瓶颈。通过设计专用芯片并且改进算法的执行步骤来加快基于误差扩散算法的调频挂网的处理速度。在设计中利用查找表（LUT），分级存储体系，流水线体系结构等技术提高挂网速度，从而每个时钟周期能够生成一个调频网点。结果表明，采用这种芯片可以有效地解决基于误差扩散算法的调频挂网方法的速...
适合硬件实现的运动估计方法及其VLSI实现
新金字塔算法 硬件复用 实时处理
2009/5/31
根据视频编码器硬件实现的需求，给出了一种新的近似金字塔运动估计算法，通过对搜索窗中的匹配位置进行金字塔抽样，减少了每一层的搜索运算量．在此基础上，在最后一层的整像素搜索中，直接进行小块的匹配计算，去除了MPEG-4和H264中宏块运动估计之后对88×8或4×4小块估计的冗余计算．在硬件实现中改进了数据流的输入方式，利用类全搜索估计中数据流的规则性提高了运算的并行度．位置抽样后的搜索中每一层的实现...
异步超前进位加法器设计
超前进位 加法器 自定时
2009/5/25
提出了一种新的高速加法器电路．该加法器采用混合握手协议，将超前进位与异步自定时技术相结合，根据进位链出现的概率大小来分配进位路径，可以在保持异步结构低功耗的同时提高运算速度．仿真结果表明，在SMIC 0.18μm工艺下，32位异步超前进位加法器平均运算完成时间为0.880932ns，其速度是同步串行加法器的7.33倍，是异步串行加法器的1.364倍和异步进位选择加法器的1.123倍，且电路面积和功...