搜索结果: 136-150 共查到“知识库 集成电路技术”相关记录476条 . 查询时间(2.015 秒)
互连线串扰耦合噪声的ABCD矩阵模型
ABCD矩阵 串扰 Padé近似
2009/5/5
高频互连线间的相互耦合和相互感应是产生串扰的一个重要因素。已有文献利用二端口网络ABCD矩阵从理论上求出了耦合互连线阶跃响应，但该方法对互感描述不准确，导致计算复杂，且对串扰耦合噪声的估计不够准确。该文根据互感的基本定义，修改了原模型中互感的表示方法，提出了一个新的ABCD矩阵级联模型，对LTCC工艺互连线的串扰耦合噪声进行分析，并将得到的ABCD模型分析结果与ADS软件的仿真结果对比，验证了改进...
基于负反馈箝位技术的高性能CMOS带隙基准源
带隙电压基准源 负反馈箝位 温度稳定性
2009/4/30
该文提出了一种结构简单的高性能带隙电压基准源。电路设计中采用负反馈箝位技术实现电压箝位,消除了运放自身失调效应的影响,简化了电路设计;输出部分采用调节型共源共栅结构,保证了高的电源抑制比(PSRR)。整个电路采用SMIC0.18μm标准CMOS工艺实现,并用HSPICE进行仿真,结果表明所设计的电路在-15～70℃范围内的温度系数为10.8ppm/℃,直流PSRR为74.7dB,在10Hz~1MH...
基于接口的IP模块可重用设计方法
接口 可重用 IP
2009/4/29
IC设计复杂度的快速增长和市场压力的增大,要求重用已有的设计以提高设计能力。该文分析了模块间通讯方法,认为基于接口的设计可以更好地实现设计的重用。通过对基于接口的设计方法的研究,根据摩托罗拉半导体IP接口(IPI,IP Interface)标准,建立了基于接口标准的IP模块设计方法和设计环境;最后结合使用基于接口的设计方法和基于层次化的片上系统总线结构的设计方法,进行了实例设计。
集成电路参数中心值和容差的耦合设计方法
集成电路设计 耦合求解 响应表面方法
2009/4/28
基于对集成电路参数成品率中心值设计和容差分配的研究,该文提出了一种参数成品率中心值设计和容差分配耦合求解最优设计值的算法。该算法不需要设计者对电路或工艺的物理结构非常熟悉,从任意初始设计值和任意大小的容差,算法均可收敛到可接受域中的最优设计值。另外,根据工艺线的容差,算法可确定集成电路的最优参数成品率,也可根据实际要求选择适当容差的工艺线,以降低生产成本、提高效益。最后用实例证明了该算法的可行性和...
基于FPGA的RFID数字接收机的设计
相关算法 数字接收机 射频识别
2009/4/27
提出了一种全新的射频识别(RFID)数字接收机的实现方案。针对RFID系统实时性的要求，该设计采用简化的相关算法取代数字锁相环结构，快速准确地捕获频率范围在31.2kHz~780.8kHz内的突发信号，并实现接收数据解码。与采用过零检测方案的数字接收机相比，本设计具有更强的抗干扰能力。该数字接收机在Altera Stratix II EP2S60上验证通过，取得了良好的性能。
离散子波分解的专用芯片设计及CPLD实现
离散子波变换 滤波器组 下二采样
2009/4/27
子波变换是信号处理和图像压缩等诸多领域中一个非常有效的数学分析工具。日前,其实现方式多为软件编程。本文针对子波变换与滤波器组的关系,在卷积滤波、下二采样过程中,将数据按一定规律重排,用复杂可编程逻辑器件(CPLD)设计了一种专用芯片(ASIC)可完成离散子波分解,具有一定的实用价值。
面向SOC的可配置AHB接口组件
片上系统(SOC) 接口组件 AMBA
2009/4/24
该文设计了面向SOC的可配置AHB接口组件。该接口组件针对SOC中的AHB总线从设备，提供寄存器、中断信号、SRAM、FIFO数据接口，实现了高度可配置性，兼顾了效率和重用性。该接口模块成功地应用在DAB和DRM接收机芯片的设计实践中。在DRM接收机芯片中的一个典型应用为0.18 mCMOS工艺下占用0.078mm2的面积。
基于PSL断言的宽带电路交换芯片验证
基于断言的验证 同步数字系列 性质描述语言
2009/4/23
利用基于PSL断言的验证方法验证了宽带电路交换芯片XYDXC160的设计。该芯片单片支持64路2.488Gb/s STM-16帧结构的SDH码流的输入/输出，实现1 024×1 024 STM-1流的无阻塞电路交换。断言技术的引入，降低了验证工作的复杂度，提高了验证的速度和效率，确保了验证工作的质量。
使用布尔可满足性的组合电路等价性验证算法
等价性验证 与/非图 可满足性解算器
2009/4/23
该文提出了一种使用布尔可满足性SAT的新颖组合电路等价性验证技术。算法是在联接电路(Miter circuit)中进行推理来简化验证问题，推理中使用了“与／非”图结构简化、BDD扩展、隐含学习多种方法，最后使用有效SAT解算器zChaff解决验证任务。该算法综合了BDD和SAT的优点，限制BDD构建大小避免了内存爆炸，推理简化减小了SAT搜索空间。ISCAS85电路实验结果表明了本算法的有效性。 ...
基于串扰影响的混合时序分析
串扰 逻辑关系分析 测试生成
2009/4/16
针对产生串扰所需的耦合电容、信号翻转方向及时序信息，提出了包括串扰目标选择、串扰逻辑关系验证的混合时序分析算法。该算法在混合时序分析中引入测试生成，通过考察信号间的时序和逻辑关系来验证耦合电容处是否有串扰发生，并在串扰条件下验证电路的时序是否收敛。实验证明，该算法真实地反映了电路中串扰的分布情况，所得的延时分析结果也更为准确。
该文给出了一种自适应Reed-Solomon(RS) 译码器结构。该结构可以自适应地处理长度变化的截短码编码数据块，适合于高速译码处理。该结构使译码处理不受数据块间隙长短的约束，既可以处理独立的编码数据块也可以处理连续发送的编码数据块。另外本译码器结构可以保证输出数据块间隔信息的完整性，满足无线通信和以太网中特殊业务的要求。本文还基于该结构对RS(255,239)译码器予以实现，该译码器经过Syn...
一种新的集成电路互连线串扰模型和估计公式
集成电路 电感效应 串扰
2009/3/26
建立了一个考虑分布电阻，分布电容的互连线混П模型，在这个模型的基础上，分析了终端在最坏条件下的串扰响应，并推导了三阶S域系数的精确表达式，最终，获得了一个新的互连线串扰响应的估计公式，通过与SPICE模拟的结果相比较，该文的模拟结果非常接近实际电路的串扰响应，与相关文献所发表的结果相比较，该模型更符合实际情况，结果也更精确。
1-1.5微米工艺技术及工艺工程技术
集成电路 微细加工工艺
2009/3/6
成果内容简介：(1)建立了1.0微米CMOS全套生产性工艺模块技术，例如：光刻工艺模块、腐蚀工艺模块、氧化工艺模块、CVD工艺模块、离子注入模块等等。(2)建立了1.0微米CMOS全套工艺工程技术，它包括：工艺流程、工艺设计规则、主要工艺参数和器件结构参数等。(3)建成了一条5in1.0微米CMOS、双阱、双层多晶硅和双层金属布线的工艺制造线；(4)建立了一套1.0微米CMOS的PCM测试结构和测...
超深亚微米及超高速互连驱动布局布线技术研究
互连驱动 超深亚微米集成电路 网络互连
2009/3/5
实现了互连驱动的CMOS-IC库单元版图自动布线系统。该软件可利用其特有的时延验证功能进行快速有效的关键路径时延验证。而且该系统还采用多项新技术，使芯片中互连线信号串扰大大减少，并提高了布线速度、布线资源利用率、布通率。应用该项目研发的技术及工具可有效地提高超深亚微米及超高速ASIC设计的一次设计成功率，降低设计成本，大大增强产品在市场上的竞争力。目前通过合作，上述的两项软件成果已在国外大型芯片公...
32位嵌入式微处理器THUMP
微处理器 芯片 32位嵌入式微处理器 集成电路
2009/3/5
32位嵌入式微处理器芯片-THUMP是在“985”项目“高性能嵌入式低功耗CPU研发”和十五“863”超大规模集成电路重大专项重点项目“32位高性能嵌入式CPU开发”支持下完成的成果。研制THUMP嵌入式微处理器的主要目标是研究开发一种高性能、低功耗的嵌入式微处理器以及与之配套的系统软件和应用程序开发环境。具体目标包括：(1)研制出一种具有自主知识产权的32位嵌入式微处理器芯片，该芯片与主流嵌入式...